GlobalWafers

English

各種シリコンウェーハの解説

ポリッシュトウェーハ

ポリッシュトウェーハの模式図
◇ COP(typical grown-in defect)
● BMD(oxygen precipitates)

シリコンウェーハの片面、あるいは両面に鏡面研磨を施したのがポリッシュトウェーハです。高平坦度、高清浄度、適切なゲッタリングなど、優れた特性をもつ当社のポリッシュトウェーハはULSI時代のニーズにマッチした高品位・高精度な製品として高い評価を得ています。

Hiウェーハ®

Hiウェーハの模式図
◇ COP(typical grown-in defect)
● BMD(oxygen precipitates)

Hiウェーハ® (水素アニールウェーハ)は水素処理を施し、高い内部ゲッタリング能力ならびにウェーハ表面のCOPフリーを実現しています。これらの特性により、優れた酸化膜特性を持ち合わせたウェーハです。

Hyper Hiウェーハ®

Hyper Hi ウェーハの模式図
◇ COP(typical grown-in defect)
● BMD(oxygen precipitates)

Hyper Hiウェーハ® (水素アニールウェーハ)は最先端デバイス対応用に開発された製品です。結晶技術の改善および水素処理の最適化、さらには加工技術の向上により従来のHiウェーハ® に比べ、内部ゲッタリング能力ならびに平坦度特性の向上そしてLSTD(Laser Scattering Topography Defect)密度の低減を実現しています。従来のシリコンウェーハはもとより、Hiウェーハ® に対しても、接合リーク特性などの電気特性は一段と改善されており、微細化対応のためのフラットネス特性等も極めて優れた製品です。

Hyper Hiウェーハ® 、ATウェーハといった先端微細化製品向けウェーハはLSIデバイスの微細化に寄与し、デバイスプロセスの微細化は動作電圧の低減という形で省エネルギーに寄与しています。

ATウェーハ(Ar Treatment Wafer)

ATウェーハの模式図
◇ COP(typical grown-in defect)
● BMD(oxygen precipitates)

ATウェーハ(アルゴンアニールウェーハ)は、高品質基板をアルゴン処理することにより、表面の無欠陥性と優れた内部ゲッタリング能力を両立させた製品です。Hyper Hiウェーハ® 同様、微細化デバイス対応用に開発されたウェーハで、表面近傍のボロンプロファイルがフラットであるという特長を持っています。 Hyper Hiウェーハ® 、ATウェーハといった先端微細化製品向けウェーハはLSIデバイスの微細化に寄与し、デバイスプロセスの微細化は動作電圧の低減という形で省エネルギーに寄与しています。

エピタキシャルウェーハ

エピタキシャルウェーハの模式図
◇ COP(typical grown-in defect)
● BMD(oxygen precipitates)

ポリッシュトウェーハの表面に所要規格のシリコン単結晶を気相成長させたエピタキシャルウェーハは、トランジスタ、ダイオードなどの個別素子、またバイポーラ型およびMOS型のIC用基板に利用されています。当社では、埋込み拡散ウェーハをはじめ各種多層構造のエピタキシャルウェーハの要求に広く対応しています。 とりわけ当社の注力している、多層エピ製品、超厚膜エピ製品は電力制御を行う機器に多く用いられ、エネルギー利用の効率化に寄与しています。

拡散ウェーハ

両面拡散を施されたウェーハの片側を研磨加工したもので、主にPw MOS-FET、Bipトランジスタ等として用いられています。精密に管理されたプロセスにより正確な拡散濃度、拡散深さが確保されている当社のウェーハは、ユーザーの製造工程における制御が容易であり、デバイスの設計上有利な諸条件を備えた優れた製品として好評を得ています。 拡散ウェーハはもともと電力制御系統の製品用途に用いられる割合が高く、エネルギー利用の効率化に寄与しています。

拡散ウェーハの構造

拡散ウェーハの構造

拡散ウェーハの仕様

直径 ファイ4,5,6 インチ
結晶製法 MCZ(Doped),MCZ(NTD),CZ
結晶方位 (100),(111)
拡散層 P+(Boron),N+(Phos)の2タイプが可能

※更なるご要求につきましては、ご相談に応じます。

SOI(Silicon On Insulator)ウェーハ

厚膜SOIウェーハはパワーデバイス、MEMS(Micro.Electro.Mechanical.System)などに幅広く採用されており、SOI(Silicon On Insulator)構造を活かしてパワーデバイスでは高耐圧、低消費電力化が進められています。またMEMSではBOX層を深堀エッチングのストッパーとして利用することで複雑な3次元構造の素子化が可能となり、多種のMEMSに採用されております。

当社では貼り付け合わせ方式を採用したSOIにより膜厚の均一性とカスタマイズされた仕様での提供が可能です。

SOIウェーハの構造

SOI(Silicon On Insulator)ウェーハの構造の図

当社SOIウェーハの特長

従来の貼り合わせSOIウェーハは、未接着部分を回避するためテラスを形成していますが、テラスはウェーハ面積の約10%程度を占める場合もあります。当社では基板直径を専用化して、従来あったテラス部を無くしています(テラスフリー)。そのため、通常ウェーハと同様に取り扱え、デバイス形成面積をより大きく取ることが可能になりました。

当社SOI(Silicon On Insulator)ウェーハの特長の図

厚膜SOIウェーハの仕様

ウェーハ直径 100mm 125mm 150mm
面方位 (100), (111), (110)
タイプ(ドーパント) N(Phos., As, Sb), P(Boron)
活性層厚さ 2.0-200.0
活性層厚さ公差 ±0.3
埋め込み酸化膜厚さ ±2.0
埋め込み酸化膜バラツキ ±5%
ウェーハ基板厚さ 200 - 625 300 - 665

※ 活性層厚さ公差±0.3以下の製品及び2.0以上の酸化膜につきましては、別途ご相談下さい。

このページのトップへ戻る